Western Digital เริ่มทดสอบเทคโนโลยีชิป 3D NAND แบบ 1.33 เทระบิต 4 บิตต่อเซลล์ 96 เลเยอร์

Western Digital แถลงถึงความสำเร็จในการพัฒนา สถาปัตยกรรม 4 บิตต่อเซลล์ รุ่นที่ 2 สำหรับเทคโนโลยีหน่วยความจำชิป NAND แบบสามมิติ (3D NAND) ใช้งานกับอุปกรณ์ BiCS4 แบบ 96 เลเยอร์ ของบริษัทฯ เทคโนโลยี QLC มอบพื้นที่จัดเก็บข้อมูล 3D NAND สูงสุดที่ 1.33 เทระบิต (terabit) บนชิปเดี่ยว BiCS4 เกิดจากการพัฒนาร่วมกันระหว่างบริษัทคู่ค้า โตชิบา เมมโมรี่ คอร์ปอเรชั่น ที่โรงงานผลิตแฟลชสตอเรจในเมืองยกไกชิ (Yokkaichi) ประเทศญี่ปุ่น ในขณะนี้เป็นช่วงการทดสอบตัวอย่างและคาดว่าจะมีการจัดส่งสินค้าในปีปฏิทินนี้ โดยเริ่มจากผลิตภัณฑ์ภายใต้แบรนด์ SanDisk บริษัทฯ คาดว่าจะสามารถใช้ BiCS4 ในแอพพลิเคชันต่างๆ ได้หลากหลายตั้งแต่โซลิดสเตทไดร์ฟ (SSD) ร้านค้าปลีกจนถึงระดับองค์กร

“ด้วยการใช้ประโยชน์จากความสามารถในการการประมวลผลซิลิกอน วิศวกรรมอุปกรณ์และการรวมระบบของเวสเทิร์น ดิจิตอล เทคโนโลยี QLC ช่วยให้ 16 เลเยอร์ให้โดดเด่นที่จะรับรู้และใช้สำหรับการจัดเก็บข้อมูล” ดร. ศิวะ ศิวะราม รองประธานบริหาร ฝ่ายเทคโนโลยีหน่วยความจำของบริษัท เวสเทิร์น ดิจิตอล กล่าว “BiCS4 QLC เป็นอุปกรณ์ 4 บิตต่อเซลล์รุ่นที่สองของเราและสร้างจากการเรียนรู้จากการใช้งาน QLC ของเราในชิป BiCS3 แบบ 64 เลเยอร์ ด้วยโครงสร้างต้นทุนที่ดีที่สุดของทุกๆ ผลิตภัณฑ์ NAND BiCS4 ให้ความสำคัญกับจุดแข็งของเราในการพัฒนานวัตกรรมแฟลชที่ช่วยให้ข้อมูลของลูกค้าสามารถเติบโต ตอบโจทย์ผู้บริโภคตั้งแต่ร้านค้าปลีก อุปกรณ์เคลื่อนที่ อุปกรณ์แบบฝัง ลูกค้า และองค์กร เราคาดว่าเทคโนโลยี 4 บิตต่อเซลล์จะได้รับการใช้งานอย่างแพร่หลายในแอพพลิเคชันทั้งหมด”